pci詳細攻略
考虑到在一个处理器系统中可能有多个主桥。 PCI是Peripheral pci Component Interconnect(外设部件互连标准)的缩写，它是个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。 PCI插槽也是主板带有最多数量的插槽类型，在流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽，可见其应用的广泛性。
从1992年创立规范到如今，PCI总线已成为了计算机的一种标准总线。 已成为局部总线的新标准，广泛用于当前高档微机、工作站，以及便携式微机。 PCI总线是一种不依附于某个具体处理器的局部总线。 从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。 管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。
pci: PCI版本
硬件上要采用大容量、高速度的CPLD或FPGA芯片来实现PCI总线复杂的功能。 软件上则要根据所用的操作系统，用软件工具编制支持即插即用功能酶设备驱动程序。 其中对PCI设备配置空间的访问可以从上游总线转发到下游总线，而数据传送可以双方向进行。
在一个处理器系统中，可以通过PCI桥扩展PCI总线，并形成具有血缘关系的多级PCI总线，从而形成PCI总线树型结构。 在处理器系统中有几个HOST主桥，就有几颗这样的PCI总线树，而每一颗PCI总线树都与一个PCI总线域对应。 当上电时，板卡从ROM里读取固定的值放到寄存器中，对应内存的地方放置的是需要分配的内存字节数等信息。
pci: PCI总线PCI定义
但是在目前已经实现的大规模处理器系统中，并没有使用PCI总线进行处理器系统与处理器系统之间的大规模互连。 因为PCI总线是一个以HOST主桥为根的树型结构，使用主从架构，因而不易实现多处理器系统间的对等互连。 所谓即插即用，是指当板卡插入系统时，系统会自动对板卡所需资源进行分配，如基地址、中断号等，并自动寻找相应的驱动程序。 而不象旧的ISA板卡，需要进行复杂的手动配置。
这样不管有几块板产生中断，中断信号都是低；而只有当所有板卡的中断都得到处理后，中断信号才会恢复高电平。 在这里我们对PCI总线做一个深入的介绍。 CLK IN：系统时钟信号，对于所有的PCI设备都是输入信号。
pci: PCI
对于每个数据接收设备，如果发现数据有错误，就应在数据收到后的两个时钟周期内将PERR#激活。 pci 该信号的持续时间与数据期的多少有关，如果是一个数据期于，则最小持续时间为一个时钟周期；若是一连串的数据期并且每个数据期都有错，那么PERR#的持续时间将多于一个时钟周期。 由于该信号是持续的三态信号，因此，该信号在释放前必须先驱动为高电平。 pci 另外，对于数据期奇偶错的报告不能丢失也不能推迟。 该信号用于对AD[31：：00]和C/BE[3：：0]上的信号进行奇偶校验，以保证数据的准确性。 在地址相位和写操作的数据相位，PAR由主设 备驱动，而在读操作的数据相位，则由从设备驱动。
L已定义了64位、66MHz的PCI总线标准。 因此PCI总线完全可为未来的计算机提供更高的数据传送率。 另外，PCI总线的主设备（Master）可与微机内存直接交换数据，而不必经过微机CPU中转，也提高了数据传送的效率。 PCI总线强大的功能大大增加了硬件设计和软件开发的实现难度。
pci: PCI总线中断共享的实现
3）.接口控制信号 FRAME# S/T/S：帧周期信号，由主设备驱动。 当FRAME#有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当FRAME#撤消时，预示总线传输结束，并在IRDY#有效时进行最后一个数据期的数据传送。 IRDY# S/T/S：主设备准备好信号。 IRDY#要与TRDY#联合使用，当二者同时有效时，数据方能传输，否则，即为未准备好二进入等待周期。 在写周期，该信号有效时，表示数据已由主设备提交到AD[31：：00]线上；在读周期，该信号有效时，表示主设备已做好接收数据的准备。
PCI规范也没有规定如何设计HOST主桥。 一个PCI设备可以即是主设备也是从设备，但是在同一个时刻，这个PCI设备或者为主设备或者为从设备。 PCI总线规范将PCI主从设备统称为PCI Agent设备。 在处理器系统中常见的PCI网卡、显卡、声卡等设备都属于PCI Agent设备。
pci: PCIPCI总线
多总线共存采用PCI总线可在一个系统中让多种总线共存，容纳不同速度的设备一起工作。 通过HOST-PCI桥接组件芯片，使CPU总线和PCI总线桥接；通过PCI-ISA/EISA桥接组件芯片，将PCI总线与ISA/EISA总线桥接，构成一个分层次的多总线系统。 高速设备从ISA/EISA总线卸下来，移到PCI总线上，低速设备仍可挂在ISA/EISA总线上，继承原有资源，扩大了系统的兼容性。 在PCI板卡中，有一组寄存器，叫”配置空间”，用来存放基地址与内存地址，以及中断等信息。 从数据宽度上看，PCI总线有32bit、64bit之分，从总线速度上分，有33MHz、66MHz两种。
其频率最高达33MHZ，最小频率一般为0HZ（DC），这一频率也称为PCI的工频率。 对于PCI的其它信号，除了RST#、IRQB#、IRQC#、IRQD#之外，其余信号都在CLK的上升沿有效（或采样）。 pci PCI总线对协议、时序、电气性能、机械性能等指标都有严格的规定，保证了PCI的可靠性和兼容性。 由于PCI总线规范十分复杂，其接口的实现就有较高的技术难度。
pci: PCI总线
开始的时候大家都以为它会被命名为Serial PCI(受到串行ATA的影响)，但最后却被正式命名为PCI Express，Express意思是高速、特别快的意思。 2）.地址和数据信号 AD[31：：00]T/S：地址、数据复用的信号。 PCI总线上地址和数据的传输，必需在FRAME#有效期间进行。 当FRAME#有效时的第1个时钟，AD[31：：00]上的信号为地址信号，称地址期；当IRDY#和TRDY#同时有效时，AD[31：：00]上的信号为数据信号，称数据期。 一个PCI总线传输周期包含一个地址期和接着的一个或多个数据期。 C/BE[3：：0]# T/S：总线命令和字节允许复用信号。
- 用来使PCI专用的特性寄存器和定序器相关的信号恢复规定的初始状态。
- 即便如此PCI桥仍然是PCI总线规范的精华所在，掌握PCI桥是深入理解PCI体系结构的基础。
- 管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。
- 考虑到在一个处理器系统中可能有多个主桥。
然后当IRDY#与TRDY#都置低时，可以传输数据。 当Master数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。 PCI总线是一种树型结构，并且独立于CPU总线，可以和CPU总线并行操作。 该信号的作用是报告地址奇偶错、特殊命令序列的数据奇偶错，以及其它可能引起灾难性后果的系统错误。 而当有中断发生时，系统跳转到中断7对应的内存，也就是ISR_B。 ISR_B就要检查是不是B卡的中断，如果是，要处理，并将板卡上的拉低电路放开；如果不是，则呼叫ISR_A。
pci: PCI总线总线信号
这样用户可以随意增添外围设备，以扩充电脑系统而不必担心在不同时钟频率下会导致性能的下降。 pci 与原先微机常用的ISA总线相比，PCI总线增加了奇偶校验错（PERR）、系统错（SERR）、从设备结束（STOP）等控制信号及超时处理等可靠性措施，使数据传输的可靠性大为增加。 PCI局部总线以33MHz的时钟频率操作，采用32位数据总线，数据传输速率可高达132MB/s，远超过以往各种总线。 而早在1995年6月推出的PCI总线规范2。
由香港SEO公司 Featured 提供SEO服務