pci 記憶體控制器必看攻略

意即，處理單元162可設定預設讀取重試次數閾值為50次，且當處理單元162判斷此特定實體頁面有缺陷時，已耗費了50Tr的時間。 在非限制性實例中，異動內屬性包括可快取屬性、可緩衝屬性、讀取分配屬性、寫入分配屬性、指令/資料屬性、特殊權限/使用者屬性、直寫屬性、排序寫入及排序讀取屬性。 可快取屬性定義在目的地實體(例如，PCIe端點104)處的資料是否需要匹配在發端實體(例如，處理器106)處之原始格式。 若記憶體異動經定義為在可快取屬性中可快取，則在目的地實體處的資料不需要匹配在發端實體處的原始格式。 就此而言，主機系統102可在TLP中混合可快取異動之資料與其他異動之資料。 可緩衝屬性定義當到達目的地實體處時資料是否可被緩衝(延遲)。

• 缺点也比较明显， 并行总线无法连接太多设备，总线扩展性比较差，线间干扰将导致系统无法正常工作； 2) 当连接多个设备时，总线有效带宽将大幅降低，传输速率变慢；为了降低成本和尽可能减少相互间的干扰，需要减少总线带宽，或者地址总线和数据总线采用复用方式设计，这样降低了带宽利用率。
• 在非限制性實例中，屬性轉換器330經組態以將異動特定之屬性轉換成一或多個進階可擴展介面特定之屬性，並經由內部匯流排312提供AXI特定之屬性至記憶體控制器308。
• 本實施方式中揭示之態樣包括在快速週邊組件互連系統中傳輸異動特定之屬性。
• CLK IN：系统时钟信号，对于所有的PCI设备都是输入信号。

在替代方案中，處理器及 儲存媒體可作為離散組件而駐留於在遠端台、基地台或伺服器中。 PCIe端點302亦經組態以實現與PCIe規範之回溯相容性。 就此而言，提供在PCIe RC 316與PCIe端點302之間訊息傳遞能力可係可能的。 特定地，PCIe規範允許定義具有唯一能力識別符之新能力結構。 當PCIe端點302藉由PCIe RC 316偵測時，若PCIe RC 316支援 資料結構400，則PCIe RC 316發送作為初始設定之部分的能力查詢(未圖示)。 若PCIe端點302支援資料結構400，則PCIe端點302以唯一能力識別符回應。

pci 記憶體控制器: Intel 驅動程式與支援助理

本文中所揭示之記憶體可為任何類型及大小之記憶體，且可經組態以儲存所要的任何類型之資訊。 為了清楚地說明此可互換性，上文已大體上關於功能性描述了各種說明性組件、區塊、模組、電路及步驟。 如何實施此功能性視特定應用、設計選擇及/或強加於整個系統之設計約束而定。 對於每一特定應用而言，熟習此項技術者可以變化之方式實施所描述之功能性，但不應將該等實施決策解釋為導致脫離本發明之範疇。

在市面上有許多電子產品會使用次等級快閃記憶體，例如USB隨身碟、快閃記憶卡等等。 此類電子產品在出廠前，需要對次等級快閃記憶體進行開卡(或可稱為初始化)。 就此而言，圖7說明可支援圖3之主機系統304的基於處理器之系統700之實例。 在此實例中，基於處理器之系統700包括一或多個中央處理單元702，每一者包括一或多個處理器704(例如，圖3之處理器306)。

pci 記憶體控制器: Intel 顯示晶片 – BETA Windows 10 DCH 驅動程式

如先前在圖4中論述，資料結構400可經擴展以包括更多屬性位元。 因而，屬性首碼偵測及解析邏輯328可經組態以接收並解析其他異動特定之屬性(例如，非記憶體異動屬性)並提供其他異動特定之屬性至屬性介面318。 因此，功能上不同於MMU 310的電路336可經組態以經由屬性介面318接收其他異動特定之屬性以執行主機系統304中之其他預定主機異動。 在非限制性實例中，電路336接收無需經過MMU 310的屬性。 電路336可將接收之屬性(例如，排序寫入及排序讀取屬性)直接注入至內部匯流排312。

对于PCI的其它信号，除了RST#、IRQB#、IRQC#、IRQD#之外，其余信号都在CLK的上升沿有效（或采样）。 缺点也比较明显， 并行总线无法连接太多设备，总线扩展性比较差，线间干扰将导致系统无法正常工作； 2) 当连接多个设备时，总线有效带宽将大幅降低，传输速率变慢；为了降低成本和尽可能减少相互间的干扰，需要减少总线带宽，或者地址总线和数据总线采用复用方式设计，这样降低了带宽利用率。 PCI Express总线是为将来的计算机和通讯平台定义的一种高性能，通用I/O互连总线。 硬件上，采用电平触发的办法：中断信号在系统一侧用电阻接高，而要产生中断的板卡上利用三极管的集电极将信号拉低。 这样不管有几块板产生中断，中断信号都是低；而只有当所有板卡的中断都得到处理后，中断信号才会回复高电平。 当上电时，板卡从ROM里读取固定的值放到寄存器中，对应内存的地方放置的是需要分配的内存字节数等信息。

pci 記憶體控制器: 使用技巧

此增加之功能性係藉由在行動通信器件內包括越來越複雜積體電路而實現。 由於行動通信器件內的IC之數目及複雜度已增加，因此需要各種IC彼此通信。 pci 記憶體控制器 如申請專利範圍第5項所述之記憶體控制器，其中該讀取操作閾值為一讀取重試次數閾值且該讀取操作計數值為一重試讀取次數。 因快閃記憶體晶粒410的晶片厚度可能不同，在進行開卡作業時可選擇彈力合適的彈簧434，藉以讓滑塊433壓緊快閃記憶體晶粒410的晶片以與雙頭探針431有效接觸。

在第三實施例中，當處理單元162對目前所選定的實體區塊進行開卡作業時，處理單元162可動態調整每一個實體區塊所需讀取的實體頁面數量，使得處理單元162可在總目標開卡時間內完成次等級快閃記憶體中所有實體區塊的讀取操作。 在本發明第二實施例中的動態開卡方法可依據預測開卡時間Tpredict、剩餘可使用開卡時間Tremain、及讀取重試次數平均閾值RNavg動態地調整下一個實體區塊的讀取重試次數閾值。 若是在開卡階段連續遇到缺陷實體頁面數量較多的實體區塊，則會逐漸降低下一實體區塊所需的讀取重試次數閾值。 當記憶體控制器160以所選擇的一讀取閾值電壓讀取快閃記憶體180之特定實體頁面的頁面資料後，所讀取的頁面資料傳送至錯誤校正電路168，錯誤校正電路168係用以對頁面資料進行錯誤校正，上述錯誤校正例如可稱為硬式解碼。 在一些實施例中，錯誤校正電路168係包括一低密度奇偶檢查碼(low-density parity-check code，LDPC)錯誤校正引擎(第1圖未繪示)、及/或一BCH碼校正引擎(第1圖未繪示)，但本發明並不限於此。 pci 記憶體控制器 由程式碼及資料所組成韌體由處理單元162執行，記憶體控制器160基於該韌體控制該快閃記憶體180。

pci 記憶體控制器: TW202105189A – 記憶體控制器、資料儲存裝置及其開卡方法

接著參看圖2A至圖2C論述對如由週邊組件互連特別興趣小組(PCI-SIG)在2010年11月10日公開的PCIe基礎規範修訂版3.0(PCIe規範)中所定義的PCIe TLP格式及效能最佳化屬性的簡單概述。 參看圖3開始論述在PCIe系統中傳輸異動特定之屬性的特定例示性態樣。 如申請專利範圍第5項所述之記憶體控制器，其中該讀取操作閾值為一讀取頁面數量閾值且該讀取操作計數值為一讀取頁面數量。 如申請專利範圍第4項所述之記憶體控制器，其中該處理單元更將該總目標開卡時間減去該已經過讀取時間已得到一剩餘可使用開卡時間。 必須了解的是，使用於本說明書中的”包含”、”包括”等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。

• 若實體區塊301的讀取頁面數量閾值RP為4096，經過本發明第三實施例之方法計算後，可得到用於實體區塊302的讀取讀取頁面數量閾值RP為4010次。
• 直寫屬性可由主機系統102中之多種快取記憶體(例如，系統快取記憶體、2級快取記憶體等)使用。
• 如申請專利範圍第16項所述之用於資料儲存裝置的開卡方法，其中該讀取操作閾值為一讀取頁面數量閾值且該讀取操作計數值為一讀取頁面數量。
• 如圖7中所說明，此等器件可包括記憶體系統710、一或多個輸入器件712、一或多個輸出器件714、一或多個網路介面器件716、一或多個顯示控制器718，及圖3之MMU 310作為實例。

在步驟S530，記憶體控制器160從該等實體區塊中依序選擇一目前實體區塊以進行快閃記憶體180的一開卡作業，並依據一讀取操作閾值對目前實體區塊進行讀取操作。 上述讀取操作閾值例如可為第二實施例中之讀取重試次數閾值或是第三實施例中之讀取頁面數量閾值。 如第3圖所示，處理單元162係依序對實體區塊301～308執行開卡作業，且實體區塊301～304均具有較多的缺陷實體頁面數量，實體區塊305～308具有較少的缺陷實體頁面數量。 若實體區塊301的讀取頁面數量閾值RP為4096，經過本發明第三實施例之方法計算後，可得到用於實體區塊302的讀取讀取頁面數量閾值RP為4010次。 依據類似方式計算可得到用於實體區塊303、304、305的讀取頁面數量閾值RP分別為3930、3890、及3810。 因為實體區塊305具有較少的缺陷實體頁面數量，表示處理單元162可很快地將實體區塊305中的所有實體頁面的開卡作業執行完畢，意即可剩餘較多的可用開卡時間給後續尚未開卡的實體區塊。

pci 記憶體控制器: Intel 驅動程式與支援助理

在第二非限制性實例中，匯流排特定之屬性332作為邊帶信號傳輸至匯流排異動326。 因此，匯流排特定之屬性332需要藉由主機系統304與匯流排異動326同步。 記憶體控制器308接著可使用異動特定之屬性改良主機系統304之效能。 在非限制性實例中，屬性轉換器330經組態以將異動特定之屬性轉換成一或多個進階可擴展介面特定之屬性，並經由內部匯流排312提供AXI特定之屬性至記憶體控制器308。 返回參看圖1，主機系統102包括經組態以解析圖2A之PCIe TLP pci 記憶體控制器 200中之資料有效負載206的異動解析邏輯120。 pci 記憶體控制器 異動解析邏輯120亦經組態以解析圖2B之TLP標頭204中的第一屬性欄位212及第二屬性欄位214。

詳細而言，記憶體控制器160寫入至所選定的實體頁面的特定頁面資料包括資料部分及錯誤校正碼(error-correction code，ECC)，其中錯誤校正碼例如可包括LDPC錯誤校正碼及/或BCH錯誤校正碼。 pci 記憶體控制器 錯誤校正電路168可依據所讀取的頁面資料中的錯誤校正碼對讀取的特定頁面資料中的資料部分及/或錯誤校正碼進行錯誤校正。 在一些實施例中，因為軟式解碼通常是在硬式解碼(例如BCH碼校正)已嘗試過預定讀取次數均無法校正所讀取的頁面資料後才會由處理單元162執行，且需要花費更長的時間。 因此，在快閃記憶體180的開卡階段中，記憶體控制器160並不使用軟式解碼以進行錯誤校正。 因此，本發明第三實施例之方法可動態調整下一實體區塊中的讀取頁面數量閾值RP，使得處理單元162可在總目標開卡時間內完成快閃記憶體180中所有實體區塊的讀取操作，進而避免資料儲存裝置140在開卡後的無可用容量或是可用容量太小。

pci 記憶體控制器: Intel 顯示晶片 – BETA Windows 10 DCH 驅動程式

TLP標頭204亦包括第一屬性欄位212(圖2B中縮寫為Attr)、第二屬性欄位214(圖2B中縮寫為Attr)及訊務類別欄位216(圖2B中縮寫為TC)。 第一屬性欄位212、第二屬性欄位214及訊務類別欄位216為攜載圖1之PCIe RC 116與PCIe端點104至104之間的異動資訊的PCIe異動描述符(未圖示)之部分。 如申請專利範圍第16項所述之用於資料儲存裝置的開卡方法，其中該讀取操作閾值為一讀取重試次數閾值且該讀取操作計數值為一重試讀取次數。

由香港SEO公司 featured.com.hk 提供SEO服務